詳解MOS器件的重要特性(圖文)

　　在線性區(qū)時，由于源-漏電壓較低，則整個溝道的寬度從頭到尾變化不大，這時柵極電壓控制溝道導電的能力相對地較差一些，于是跨導較小。同時，隨著源-漏電壓的增大，溝道寬度的變化增大，使得漏端處的溝道寬度變小，則柵極電壓控制溝道導電的能力增強，跨導增大。
　　而在飽和區(qū)時，源-漏電壓較高，溝道夾斷，即在漏極端處的溝道寬度為0，于是柵極電壓控制溝道導電的能力很強（微小的柵極電壓即可控制溝道的導通與截止），所以這時的跨導很大。因此，飽和區(qū)跨導大于線性區(qū)跨導。
　　可見，溝道越是接近夾斷，柵極的控制能力就越強，則跨導也就越大；溝道完全夾斷后，電流飽和，則跨導達到最大——飽和跨導。
　　七、為什么MOSFET的飽和跨導一般與飽和電壓成正比？但為什么有時又與飽和電壓成反比？

　　【答】①在源-漏電壓VDS一定時：由E-MOSFET的飽和電流IDsat對柵電壓的微分，即可得到飽和跨導gmsat與飽和電壓(VGS-VT)成正比：
　　這種正比關系的得來，是由于飽和電壓越高，就意味著溝道越不容易夾斷，則導電溝道厚度必然較大，因此在同樣柵極電壓下的輸出源-漏電流就越大，從而跨導也就越大。
　　②在飽和電流IDsat一定時：飽和跨導gmsat卻與飽和電壓(VGS-VT)成反比：
　　這是由于飽和電壓越高，就意味著溝道越難以夾斷，則柵極的控制能力就越小，即跨導越小。
　　總之，在源-漏電壓一定時，飽和跨導與飽和電壓成正比，而在源-漏電流一定時，飽和跨導與飽和電壓成反比。
　　這種相反的比例關系，在其他場合也存在著，例如功耗P與電阻R的關系：當電流一定時，功耗與電阻成正比（P=IV=I2R）；當電壓一定時，功耗與電阻成反比（P=IV=V2/R）。
　　八、為什么MOSFET的線性區(qū)源-漏電導等于飽和區(qū)的跨導（柵極跨導）？

　　【答】MOSFET的線性區(qū)源-漏電導gdlin和飽和區(qū)的柵極跨導gmsat，都是表征電壓對溝道導電、即對源-漏電流控制能力大小的性能參數(shù)。
　　在線性區(qū)時，溝道未夾斷，但源-漏電壓將使溝道寬度不均勻；這時源-漏電壓的變化，源-漏電導gdlin即表征著在溝道未夾斷情況下、源-漏電壓對源-漏電流的控制能力，這種控制就是通過溝道寬度發(fā)生不均勻變化而起作用的。
　　而飽和區(qū)的柵極跨導——飽和跨導gmsat是表征著在溝道夾斷情況下、柵-源電壓對源-漏電流的控制能力，這時剩余溝道的寬度已經(jīng)是不均勻的，則這種控制也相當于是通過溝道寬度發(fā)生不均勻變化而起作用的，因此這時的柵極跨導就等效于線性區(qū)源-漏電導：
　　九、為什么在E-MOSFET的柵-漏轉移特性上，隨著柵-源電壓的增大，首先出現(xiàn)的是飽和區(qū)電流、然后才是線性區(qū)電流？

　　【答】E-MOSFET的柵-漏轉移特性如圖1所示。在柵-源電壓VGS小于閾值電壓VT時，器件截止（沒有溝道），源-漏電流電流很小（稱為亞閾電流）。
　　在VGS>VT時，出現(xiàn)溝道，但如果源-漏電壓VDS=0，則不會產(chǎn)生電流；只有在VGS>VT和VDS>0時，才會產(chǎn)生電流，這時必然有VDS >(VGS-VT)，因此MOSFET處于溝道夾斷的飽和狀態(tài)，于是源-漏電流隨柵-源電壓而平方地上升。相應地，飽和跨導隨柵-源電壓而線性地增大，這是由于飽和跨導與飽和電壓(VGS-VT)成正比的緣故。
　　而當柵-源電壓進一步增大，使得VDS<(VGS-VT)時，則MOSFET又將轉變?yōu)闇系牢磰A斷的線性工作狀態(tài)，于是源-漏電流隨柵-源電壓而線性地增大。這時，跨導不再變化（與柵電壓無關）。
　　十、為什么MOSFET的電流放大系數(shù)截止頻率fT與跨導gm成正比？

　　【答】MOSFET的fT就是輸出電流隨著頻率的升高而下降到等于輸入電流時的頻率。器件的跨導gm越大，輸出的電流就越大，則輸出電流隨頻率的下降也就越慢，從而截止頻率就越大，即fT與gm有正比關系：
　　由于fT與gm的正比關系，就使得fT與飽和電壓（VGS-VT）也有正比關系，從而高頻率就要求較大的飽和電壓。
　　十一、為什么提高MOSFET的頻率與提高增益之間存在著矛盾？
　　【答】MOSFET的高頻率要求它具有較大的跨導，而在源-漏電壓一定的情況下，較大的跨導又要求它具有較大的飽和電壓（VGS-VT），所以高頻率也就要求有較大的飽和電壓。
　　因為MOSFET的電壓增益是在源-漏電流一定的情況下、輸出電壓VDS對柵-源電壓VGS的微分，則飽和狀態(tài)的電壓增益Kvsat將要求器件具有較小的飽和電壓（VGS-VT）：

　　這是由于在IDsat一定時，飽和電壓越低，飽和跨導就越大，故Kvsat也就越大。
　　可見，提高頻率與增大電壓增益，在對于器件飽和電壓的要求上存在著矛盾。因此，在工作電流IDsat一定時，為了提高電壓增益，就應該減小(VGS-VT)和增大溝道長度L。這種考慮對于高增益MOSFET具有重要的意義；但是這種減小(VGS-VT)的考慮卻對于提高截止頻率不利。
　　十二、為什么E-MOSFET的柵-源短接而構成的MOS二極管存在著“閾值損失”？
　　【答】這種集成MOS二極管的連接方式及其伏安特性如圖2所示。因為柵極與漏極短接，則VGS=VDS。因此，當電壓較小（VGS=VDS<VT）時，不會出現(xiàn)溝道，則器件處于截止狀態(tài)，輸出電流IDS=0；當電壓高于閾值電壓（VGS=VDS≥VT）時，因為總滿足VDS>(VGS－VT)關系，于是出現(xiàn)了溝道、但總是被夾斷的，所以器件處于飽和狀態(tài)，輸出源-漏電流最大、并且飽和，為恒流源。

　　由于VGS=VDS，所以這種二極管的輸出伏安特性將與轉移特性完全一致。因為MOSFET的飽和輸出電流IDsat與飽和電壓(VGS－VT)之間有平方關系，所以該二極管在VGS=VDS≥VT時的輸出伏安特性為拋物線關系，并且這也就是其轉移特性的關系。
　　所謂閾值損失，例如在門電路中，是輸出高電平要比電源電壓低一個閾值電壓大小的一種現(xiàn)象。由E型,柵-漏短接的MOS二極管的伏安特性可以見到，當其輸出源-漏電流IDS降低到0時，其源-漏電壓VDS也相應地降低到VT。這就意味著，這種二極管的輸出電壓最低只能下降到VT，而不能降低到0。這種“有電壓、而沒有電流”的性質，對于用作為有源負載的這種集成MOS二極管而言，就必將會造成閾值損失。
　　十三、為什么在MOSFET中存在有BJT的作用？這種作用有何危害？

　　【答】①對于常規(guī)的MOSFET：如圖3（a）所示，源區(qū)、漏區(qū)和p襯底即構成了一個npn寄生晶體管。當溝道中的電場較強時，在夾斷區(qū)附近的電子即將獲得很大的能量而成為熱電子，然后這些熱電子通過與價電子的碰撞、電離，就會形成一股流向襯底的空穴電流Ib；該過襯底電流就是寄生晶體管的基極電流，在熱電子效應較嚴重、襯底電流較大時，即可使寄生晶體管導通，從而破壞了MOSFET的性能。這種熱電子效應的不良影響往往是較短溝道MOSFET的一種重要失效機理。容－源－電－子－網(wǎng)－為你提供技術支持